Arteris FlexGen: Neue NoC-Technologie senkt PHY-Fläche um 50%

Arteris hat sein FlexGen Multi-Die NoC IP vorgestellt, eine neue Network-on-Chip-Technologie für die Verbindung von Chiplets. Die Lösung unterstützt bidirektionale Transaktionen über einen einzigen UCIe-PHY und soll laut Unternehmensangaben PHY-Fläche, Leistungsverbrauch und I/O-Bedarf um bis zu 50 Prozent senken. FlexGen Multi-Die steht Early-Access-Partnern bereits zur Verfügung.

Ergänzung zu bestehender Chiplet-Architektur

FlexGen Multi-Die ergänzt nach Unternehmensangaben das bereits existierende Ncore Multi-Die-Produkt, das für cache-kohärente Systeme ausgelegt ist. Während Ncore auf Kohärenz zwischen mehreren Chiplets zielt, adressiert FlexGen Multi-Die offenbar Szenarien, in denen bidirektionale Datenübertragung über eine gemeinsame PHY-Schnittstelle effizienter gestaltet werden soll. Die Kombination beider Produkte positioniert Arteris als Anbieter für unterschiedliche Anforderungsprofile in Multi-Die-Designs.

Bedeutung für Chiplet-Interconnects

Die Ankündigung reiht sich in eine Branchenentwicklung ein, in der Chiplet-basierte Designs zunehmend an Bedeutung gewinnen. Der Universal Chiplet Interconnect Express (UCIe)-Standard hat sich als eine der zentralen Schnittstellen für die Verbindung unterschiedlicher Dies innerhalb eines Gehäuses etabliert.

Je mehr Chiplets in einem Package landen, desto stärker bestimmen PHY-Fläche und I/O-Bedarf die Gesamteffizienz Ihres Designs. Arteris verspricht für FlexGen Multi-Die bis zu 50 Prozent Einsparung bei PHY-Fläche, Leistung und I/O-Bedarf über einen einzigen UCIe-PHY — die Technologie läuft derzeit bei Early-Access-Partnern. Unser Leitfaden zeigt in drei Schritten, wie Sie Flächengewinne einordnen und für zusätzliche Funktionsblöcke nutzen. Kostenlosen Leitfaden zur Multi-Die-Interconnect-Architektur anfordern

Durch die Reduzierung der benötigten PHY-Fläche und des I/O-Bedarfs adressiert Arteris einen Kernaspekt bei der Skalierung solcher Systeme: Je mehr Chiplets in einem Package kombiniert werden, desto stärker wirken sich Fläche und Energieverbrauch der Verbindungsschicht auf die Gesamteffizienz aus.

Eine Halbierung des PHY-Flächenbedarfs würde Chipdesignern mehr Spielraum für zusätzliche Funktionsblöcke oder kompaktere Packages verschaffen. Da die genaue Umsetzung und Leistungsdaten der Technologie derzeit primär aus Herstellerangaben stammen, bleibt eine unabhängige Bewertung der tatsächlichen Einsparungen im praktischen Einsatz zunächst offen.

Der Early-Access-Status deutet darauf hin, dass sich die Technologie noch in einer frühen Erprobungsphase bei ausgewählten Partnern befindet, bevor eine breitere Verfügbarkeit folgt.

Die Herstellerangaben zu FlexGen Multi-Die stammen bislang aus dem Early-Access-Programm — eine unabhängige Bewertung der tatsächlichen Einsparungen im praktischen Einsatz steht noch aus. Wer heute zwischen Ncore Multi-Die für cache-kohärente Systeme und dem neuen FlexGen-Ansatz wählen muss, braucht belastbare Entscheidungskriterien statt Marketingzahlen. Unser Vergleich ordnet beide Produktprofile ein und hilft Ihnen, das passende Interconnect-Profil für Ihr Design zu bestimmen. Vergleich Ncore vs. FlexGen jetzt herunterladen

Für die Chipdesign-Branche insgesamt zeigt die Ankündigung, dass Anbieter von IP-Lösungen verstärkt auf die physikalischen Verbindungsschichten zwischen Chiplets fokussieren, da klassische monolithische Skalierung an technische und wirtschaftliche Grenzen stößt.

Effizientere PHY-Implementierungen für UCIe könnten damit ein wichtiger Baustein für künftige Multi-Die-Architekturen werden, insbesondere in Anwendungsfeldern mit hohem Bedarf an Datendurchsatz zwischen einzelnen Chiplets.

de | wissenschaft | 70110227 |