Backside Power Delivery: TSMC und Intel revolutionieren Chip-Architektur
Veröffentlicht am: 15.09.2026 um 00:52 Uhr | Redaktion boerse-global.de
In der weltweiten Chip-Produktion zeichnet sich ein grundlegender technologischer Wandel ab. Führende Halbleiterhersteller beginnen damit, die Stromversorgung ihrer Prozessoren von der herkömmlichen Oberseite auf die Rückseite der Wafer zu verlegen. Dieses als „Backside Power Delivery“ bezeichnete Verfahren soll die Rechengeschwindigkeit erhöhen und die Energieeffizienz der Bauteile signifikant steigern.
Durch die physische Trennung der Stromzufuhr von den komplexen Datenleitungen an der Oberseite des Chips lassen sich Engpässe in der Architektur umgehen, die bei immer kleiner werdenden Fertigungsstrukturen zunehmend zum Problem werden.
Technologische Anforderungen und Effizienzgewinne
Die Implementierung dieser neuen Architektur ist mit erheblichen technischen Herausforderungen verbunden. Um eine Stromversorgung über die Rückseite zu ermöglichen, ist ein intensives Dünnen der Wafer erforderlich. Zudem muss eine präzise Rückseitenkontaktierung erfolgen, um die elektrische Verbindung zu den Transistoren herzustellen. Ziel dieses Aufwands ist eine Optimierung der Leistungsaufnahme und der Signalintegrität.
Der Branchenführer TSMC integriert diese Technologie der rückseitigen Stromversorgung unter dem Namen „Super Power Rail“ in seinen künftigen A16-Fertigungsknoten.
Diese Entwicklung richte sich insbesondere an den Bereich des High-Performance-Computing, in dem maximale Rechenleistung bei kontrolliertem Energieverbrauch gefordert ist. Durch den Einsatz dieser Methode könne der elektrische Widerstand innerhalb des Chips um bis zu 20 Prozent gesenkt werden.
Zusätzliche Leistungsdaten liegen für den N2-Node von TSMC vor, der auf der Nanosheet-GAAFET-Technologie basiert. Diese Fertigungsstufe verspreche laut Herstellerangaben entweder eine Leistungssteigerung von 10 bis 15 Prozent bei gleichbleibendem Stromverbrauch oder eine Reduktion des Energiebedarfs um 25 bis 30 Prozent bei gleichbleibender Taktfrequenz.
Die Stromversorgung wandert auf die Wafer-Rückseite — und mit ihr die Frage, wer die nächste Chip-Generation dominiert. Wer jetzt die Architektur hinter Super Power Rail und PowerVia versteht, kann Investitionsentscheidungen treffen, bevor die Konkurrenz die Yield-Kurve im Griff hat. Jetzt kostenlosen Strategie-Report anfordern
Hohe Produktionskosten und komplexe Fertigung
Trotz der Leistungsvorteile ist die neue Technologie in der Herstellung äußerst kostspielig. Berichten aus der Branche zufolge belaufen sich die Kosten für einen einzelnen Wafer in diesem fortgeschrittenen Segment auf über 30.000 US-Dollar. Diese hohen Investitionen spiegeln den komplexen Fertigungsprozess wider, der für die nächste Generation von Hochleistungschips notwendig ist.
Ein kritischer Faktor bleibt dabei die Ausbeute funktionsfähiger Chips pro Wafer (Yield). Erste Pilotläufe der 2-Nanometer-Fertigung bei TSMC sollen derzeit noch unter einer Yield-Schwelle von 80 Prozent liegen. Dies verdeutlicht die Schwierigkeiten bei der Skalierung der Backside-Power-Delivery-Verfahren auf industrielle Massenfertigungsniveaus.
Wettbewerb unter den Branchengrößen
Neben TSMC forcieren auch andere Schwergewichte der Halbleiterindustrie den Übergang zur rückseitigen Stromversorgung. Intel hat eine eigene Version dieser Technologie unter dem Namen „PowerVia“ entwickelt. Damit positioniert sich das Unternehmen im Wettbewerb um die effizienteste Chip-Architektur für künftige Rechenzentren und KI-Anwendungen.
Über 30.000 US-Dollar pro Wafer und ein Yield unter 80 Prozent bei den ersten 2-nm-Pilotläufen: Die Kostenseite der neuen Chip-Architektur ist noch ungelöst. Dieser Report zeigt, welche Fertigungsschritte die Ausbeute stabilisieren und wo sich Investitionen rechnen. Kosten- und Yield-Roadmap jetzt sichern
Auch bei Samsung wird der Einsatz von Backside-Netzen derzeit intensiv diskutiert. Damit zeichnet sich ab, dass die Rückseitenversorgung zum neuen Industriestandard für die Herstellung von High-End-Chips avanciert.
Die Fähigkeit, die Stromversorgung effizienter zu gestalten, gilt als einer der wichtigsten Hebel, um die Grenzen der physikalischen Miniaturisierung in der Halbleitertechnik weiter hinauszuschieben. Während die technischen Konzepte feststehen, liegt der Fokus der Hersteller nun vor allem auf der Stabilisierung der Produktionsprozesse und der Senkung der enormen Fertigungskosten.
