IBM durchbricht 0,7-Nanometer-Grenze: 100 Milliarden Transistoren auf Fingernagel
25.06.2026 - 21:04:09 | boerse-global.de
Die Entwicklungen vom Juni 2026 markieren einen Wendepunkt in der Halbleiterindustrie.
IBM durchbricht die Nanometer-Grenze
Am 25. Juni 2026 stellte IBM einen Meilenstein der Chip-Entwicklung vor: die weltweit erste 0,7-Nanometer-Technologie. Die neue Architektur setzt auf ein sogenanntes „Nanostack"-Design mit vertikal gestapelten Transistoren. Das Ergebnis ist beeindruckend: Rund 100 Milliarden Transistoren passen auf die Fläche eines Fingernagels.
Die Vorteile gegenüber aktuellen 2-Nanometer-Chips sind enorm. IBMs neue Technologie verspricht entweder 50 Prozent mehr Leistung oder 70 Prozent bessere Energieeffizienz. Besonders für KI-Anwendungen ist das relevant: Die Architektur erreicht bis zu 7.000 TOPS (Billionen Operationen pro Sekunde). Branchenexperten sehen darin eine Verlängerung des Mooreschen Gesetzes um mindestens ein Jahrzehnt. Mit einer breiten Markteinführung in Rechenzentren rechnet man in fünf bis zehn Jahren.
Qualcomm setzt auf Mega-Cores und Meta-Partnerschaft
Einen Tag zuvor, am 24. Juni 2026, präsentierte Qualcomm auf einem Investorentag seine „Dragonfly"-Strategie für Rechenzentren. Das Herzstück: der Dragonfly C1000-Prozessor mit über 250 Kernen und Taktraten jenseits von 5 Gigahertz. Ab 2028 soll er verfügbar sein und mehr als die doppelte Leistung pro Watt bieten als aktuelle Lösungen.
Qualcomm setzt zudem auf eine neuartige Speicherarchitektur namens High Bandwidth Copper (HBC). Diese 3D-geschichtete Technik soll die sechsfache Bandbreite pro Watt im Vergleich zu herkömmlichem High Bandwidth Memory (HBM) liefern – und die 200-fache Kapazität pro Watt im Vergleich zu On-Chip-SRAM.
Wer die Leistungssprünge von IBMs 0,7nm-Chip für das eigene Rechenzentrum einordnen will, findet in diesem Report eine konkrete Bewertungs-Checkliste und die wichtigsten Kriterien für den Chip-Investitionsentscheid. Jetzt kostenlosen Strategie-Report anfordern
Die Roadmap umfasst mehrere Komponenten:
- AI250-Beschleuniger: Erste HBC-Generation mit 133 TB/s Bandbreite, Musterauslieferung ab Mitte 2027
- AI300-Beschleuniger: Zweite HBC-Generation mit 54-facher Bandbreite des Vorgängers AI200, Muster ab 2028
- Netzwerklösungen: 800G- und 1,6T-Geschwindigkeiten über Distanzen bis zu 20 Kilometer
Besonders brisant: Qualcomm bestätigte eine mehrjährige Vereinbarung mit Meta, die den C1000-Chip einsetzen wird. Insgesamt arbeitet der Chip-Hersteller mit über 35 Partnern zusammen. Die finanziellen Ziele sind ambitioniert: Der Umsatz mit Rechenzentrums-Chips soll im Geschäftsjahr 2027 rund fünf Milliarden Euro erreichen und bis 2029 auf über 15 Milliarden Euro steigen.
OpenAI und Broadcom: Der „Jalapeño" für KI-Inferenz
Ebenfalls am 24. Juni 2026 gaben OpenAI und Broadcom die Entwicklung des „Jalapeño"-ASIC bekannt. Dieser speziell angefertigte Prozessor ist für die Inferenz großer Sprachmodelle optimiert – also genau das, was ChatGPT und ähnliche Dienste im Betrieb benötigen.
Rechenzentren, die heute noch auf 2nm-Architekturen setzen, riskieren ab 2028 einen Wettbewerbsnachteil – IBMs 100-Milliarden-Transistor-Design und Qualcomms Dragonfly C1000 verändern die Energieeffizienz-Skala. Dieser Report zeigt, wie Sie Ihre Hardware-Roadmap rechtzeitig ausrichten. KI-Hardware-Roadmap jetzt sichern
Die Entwicklung des Chips dauerte nur neun Monate. Erste Tests zeigen, dass der Jalapeño nahe an den theoretischen Leistungsgrenzen arbeitet. OpenAI bestätigte, dass frühe Muster bereits ein Modell namens GPT-5.3-Codex-Spark ausführen können. Die Partner versprechen eine überlegene Leistung pro Watt im Vergleich zu aktueller Hardware.
Die Auslieferung des Jalapeño-Prozessors soll bis Ende 2026 beginnen. Es handelt sich um den Auftakt einer mehrjährigen Hardware-Plattform-Strategie.
