KI-Chip-Packaging, TSMCs

KI-Chip-Packaging: TSMCs CoWoS-L dominiert bis 2028

Veröffentlicht am: 20.09.2026 um 13:31 Uhr | Redaktion boerse-global.de

TSMC baut CoWoS-Kapazitäten aus, während Intel mit günstigerem EMIB-T konkurriert und Kunden wie Broadcom sowie Meta Alternativen prüfen.

TSMCs CoWoS-L bleibt bis 2028 führend bei KI-Chip-Packaging
Eine saubere, automatisierte Produktionshalle für Halbleiter mit hochpräzisen Maschinen in einer industriellen Umgebung. Illustration mit AI erstellt.

Laut aktuellen Marktanalysen wird die Packaging-Technologie CoWoS-L von TSMC bis zum Jahr 2028 die führende Lösung für die Fertigung von KI-Chips bleiben. Wie aus Berichten von Branchenanalysten hervorgeht, kann sich das Verfahren damit erfolgreich gegen Konkurrenzprodukte wie Intels EMIB-T behaupten.

Trotz des Wettbewerbsdrucks durch kostengünstigere Alternativen bleibt die technologische Roadmap von TSMC für die kommenden Jahre der zentrale Ankerpunkt für führende Chip-Entwickler und Cloud-Service-Provider (CSP).

Kapazitätsausbau und Marktdominanz bis 2027

Die Marktforscher von TrendForce rechnen damit, dass die Situation bei fortschrittlichem 2,5D-Packaging bis weit in das Jahr 2027 hinein angespannt bleiben wird. Um der enormen Nachfrage gerecht zu werden, weitet der Auftragsfertiger TSMC seine Kapazitäten massiv aus. Bis Ende 2026 wird die monatliche Kapazität für CoWoS-Verfahren auf schätzungsweise 120.000 bis 140.000 Wafer steigen.

Dabei ist die Verteilung der Kapazitäten unter den Kunden klar definiert. Demnach sichert sich NVIDIA mit etwa 60 Prozent den größten Anteil der verfügbaren CoWoS-Kapazitäten. Auf den Mitbewerber AMD entfallen rund 8 Prozent. Diese Dominanz spiegelt sich auch in den Absatzzahlen wider: Für das Jahr 2026 wird erwartet, dass die Auslieferungen von High-End-GPUs von NVIDIA im Vergleich zum Vorjahr um 30 Prozent steigen werden.

Roadmap für KI-Beschleuniger und Cloud-Eigendesigns

In der zweiten Jahreshälfte 2026 stehen bedeutende Produktveröffentlichungen an. AMD plant den Start der Serien MI400 und MI450, während im Bereich der CSP-ASICs die Google TPU v7 eine führende Rolle einnehmen soll.

Auch AWS bereitet für den gleichen Zeitraum die Einführung von Trainium v3 vor. Meta wird bereits im Verlauf des Jahres 2026 den MTIA 400 auf den Markt bringen.

Die Adaption der CoWoS-L-Technologie wird sich laut den Marktanalysen in den Folgejahren weiter verbreiten. Während NVIDIA und AMD bereits auf dieses Verfahren setzen, planen AWS und Microsoft die großflächige Einführung für das Jahr 2027. Parallel dazu entwickelt TSMC die Technologie stetig weiter.

Anzeige

Die 2,5D-Packaging-Kapazität bleibt laut Marktanalysen bis 2027 angespannt, während NVIDIA rund 60 Prozent der verfügbaren CoWoS-Kapazität bindet und AMD nur etwa 8 Prozent erhält. Wer die Verteilung kennt, kann Lieferketten-Risiken früher einpreisen. Kostenlose Packaging-Analyse anfordern

Für das Jahr 2028 wird eine 14x-Reticle-CoWoS-Version mit 20 HBM-Stacks erwartet, gefolgt von einer Version mit 24 HBM-Stacks im Jahr 2029. Zudem wird für Mitte 2027 die Pilotproduktion eines CoPoS-Panel-Packaging-Verfahrens in Aussicht gestellt.

Wettbewerb durch Intel und strategische Gegenmaßnahmen

Intel positioniert seine EMIB-T-Technologie als direkte Konkurrenz zu den CoWoS-Lösungen von TSMC. Ein wesentlicher Faktor ist hierbei die Kostenstruktur.

Laut Informationen des Zulieferers Unimicron könnte der Preisunterschied zwischen EMIB-T und den Verfahren von TSMC bis zu 50 Prozent betragen. Diese preisliche Positionierung führt dazu, dass Unternehmen wie Broadcom und Meta einen Wechsel von CoWoS zu EMIB erwägen.

Die Hochlaufphase der Volumenproduktion für EMIB-T wird für das Jahr 2027 erwartet, wobei Google die Technologie voraussichtlich ab diesem Zeitpunkt einsetzen wird.

TSMC reagiert auf diese Entwicklung mit der Erforschung eigener Alternativen. Berichten zufolge arbeitet das Unternehmen an einer Verpackungstechnologie, die der EMIB-Struktur ähnelt.

Hierbei soll Kinsus Interconnect Technology an der Entwicklung einer CoWoS-Alternative beteiligt sein. Aktuell bietet TSMC bereits ein breites Portfolio an Packaging-Varianten an, darunter CoWoS-S, CoWoS-L und CoWoS-R, um unterschiedliche Leistungs- und Kostenanforderungen abzudecken.

Anzeige

Intel positioniert EMIB-T mit einem kolportierten Preisabstand von bis zu 50 Prozent gegen CoWoS — Broadcom und Meta prüfen bereits einen Wechsel, die Volumenproduktion wird für 2027 erwartet. Diese Analyse ordnet ein, was das für TSMC-Margen und Zulieferer bedeutet. Kostenlosen Kostenvergleich sichern

Profiteure in der Lieferkette

Von dem anhaltenden Boom bei Advanced-Packaging-Lösungen profitieren nicht nur die Chip-Hersteller selbst. In der Zulieferkette werden Unternehmen wie ASE, Unimicron und Guding als Gewinner der aktuellen Marktentwicklung identifiziert. Diese Firmen spielen eine entscheidende Rolle bei der Bereitstellung der notwendigen Komponenten und Dienstleistungen, um die ambitionierten Produktionsziele der Halbleiterbranche bis 2028 zu realisieren.

Disclaimer...

de | wissenschaft | 70137049 |